phase-locked loop (PLL)：

锁相环(PLL)是一种电子电路与电压或current-driven振荡器cotantly调整以匹配阶段(因此锁)输入信号的频率。除了稳定一个特定的通信通道(把它设置为一个特定的频率),可以使用锁相环来生成一个信号,调节或解调信号,recotitute与低噪音信号,或乘或除频率。锁相环通常用于无线通信、特别是,使用非signals刑讯逼供FM调频(调频阶段(PM)。PLLs可共同国家倾销幅度调制(AM)。锁相环数字数据tramission更常用,但也可以用于模拟信息。锁相环设备通常制造集成电路(ICs)虽然离散电路用于微波.
一个锁相环coists调谐的压控振荡器(VCO)使用一种特殊的半导体二极管称为变容二极管。VCO最初的频率接近所需的接收或tramitting频率。电路称为相位比较器使VCO寻求和锁定所需的频率,基于晶体控制参考振荡器的输出。这意味着工作的反馈方案。如果VCO频率偏离选定的水晶参考频率,相位比较器产生一个错误应用于变容二极管的电压,使VCO回参考频率。锁相环、VCO、参考振荡器,和相位比较器一起组成了频率合成器。无线设备,使用这种类型的频率控制频率合成。
由于锁相环需要一定的时间锁定在输入信号的频率,信号情报(语音、视频、或数据)可以获得直接从测量误差电压的波形,从而准确反映调制信号.@信息! 这是适合发表在2007年4月

最近更新时间：2015-11-30 EN